7. 电气特性
本章电气特性适用于所有GT5G系列芯片（GT5GL16/32/64/128），各型号参数一致。
7.1 极限参数
超过以下极限值可能导致芯片永久性损坏：
| 符号 | 参数 | 最小值 | 最大值 | 单位 | 条件 |
|---|---|---|---|---|---|
| T_OP | 工作温度 (Operating Temperature) | -40 | 85 | ℃ | |
| T_STG | 存储温度 (Storage Temperature) | -65 | 150 | ℃ | |
| VCC | 电源电压 (Supply Voltage) | -0.3 | 3.6 | V | |
| V_IN | 输入电压 (Input Voltage) | -0.3 | VDD+0.3 | V |
7.2 DC 电气特性
| 符号 | 参数 | 最小值 | 典型值 | 最大值 | 单位 | 条件 |
|---|---|---|---|---|---|---|
| I_DD | VDD工作电流 (active) | — | — | 30 | mA | /CS=VDD, VIN=VDD or VSS |
| I_SB | VDD待机电流 (Standby) | — | — | 55 | μA | /CS=VDD, VIN=VDD or VSS |
| I_CC2 | 深度睡眠电流 (Deep Power-Down) | — | — | 8 | μA | /CS=VDD, VIN=VDD or VSS |
| V_IL | 输入低电平 (Input LOW Voltage) | -0.5 | — | 0.16VCC | V | |
| V_IH | 输入高电平 (Input HIGH Voltage) | 0.8VCC | — | VCC+0.4 | V | |
| V_OL | 输出低电平 (Output LOW Voltage) | — | — | 0.4 | V | IOL=1.6mA, VDD=2.7~3.6V |
| V_OH | 输出高电平 (Output HIGH Voltage) | VDD-0.2 | — | — | V | IOH=-100μA |
| I_LI | 输入漏电流 (Input Leakage) | — | — | ±2 | μA | |
| I_LO | 输出漏电流 (Output Leakage) | — | — | ±2 | μA |
测试条件： T_OP = -40℃ to 85℃, GND = 0V
术语说明：
- I_IL: Input LOW Current (输入低电平电流)
- I_IH: Input HIGH Current (输入高电平电流)
- I_OL: Output LOW Current (输出低电平电流)
- I_OH: Output HIGH Current (输出高电平电流)
7.3 AC 电气特性
时钟与信号时序
| 符号 | 替代名 | 参数 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|---|---|
| F_C | 时钟频率（除特殊指令外） | D.C. | — | 45 | MHz | |
| t_CH | t_CLH | 时钟高电平时间 | 5 | — | 9 | ns |
| t_CL | 时钟低电平时间 | 5 | — | 7.5 | ns | |
| t_CLCH | 时钟上升时间（峰峰值） | 0.2 | — | — | V/ns | |
| t_CHCL | 时钟下降时间（峰峰值） | 0.2 | — | — | V/ns | |
| t_SLCH | t_CSS | CS#有效建立时间（相对SCLK） | 7 | — | 12 | ns |
| t_CHSL | CS#无效保持时间（相对SCLK） | 5 | — | 5 | ns | |
| t_DVCH | t_DSU | 数据输入建立时间 | 5 | — | 5 | ns |
| t_CHDX | t_DH | 数据输入保持时间 | 5 | — | 5 | ns |
| t_CHSH | CS#有效保持时间（相对SCLK） | 5 | — | — | ns | |
| t_SHCH | t_CSH | CS#无效建立时间（相对SCLK） | 5 | — | — | ns |
| t_SHSL | t_CSH | CS#取消选定时间 | 130 | — | — | ns |
| t_CLQV | t_V | 时钟低到输出有效 | — | — | 5 | ns |
| t_CLQX | t_HO | 输出保持时间 | 5 | — | — | ns |
| t_HLCH | HOLD#建立时间（相对SCLK） | 5 | — | — | ns | |
| t_CHHH | HOLD#保持时间（相对SCLK） | 5 | — | — | ns | |
| t_HHCH | HOLD建立时间（相对SCLK） | 5 | — | — | ns | |
| t_CHHL | HOLD保持时间（相对SCLK） | 5 | — | — | ns | |
| t_HHQX | t_LZ | HOLD到输出低阻态 | — | — | 5 | ns |
| t_HLQZ | t_HZ | HOLD#到输出高阻态 | — | — | 5 | ns |
| t_SHQZ | t_DIS | 输出禁能时间 | — | — | 5 | ns |
| t_PP | 页编程时间 | — | 2 | 5000 | μs | |
| t_SE | 扇区擦除时间 | — | 45 | — | ms |
7.4 上电时序
| 参数 | 符号 | 典型值 | 最小值 | 最大值 | 单位 |
|---|---|---|---|---|---|
| VCC(min) 到 CS# 低电平延时 | T_VSL | — | 1000 | — | μs |
| VCC(min) 到写指令延时 | T_PUW | — | 4 | 10 | ms |
| 写禁止阈值电压 | V_WI | — | 1.5 | 2.5 | V |
AC 特性波形图
上电要求：
- VCC上电后需等待至少 1ms (T_VSL) 才能拉低CS#
- 从上电到执行写指令需等待至少 4ms (T_PUW)
- 当VCC低于写禁止阈值电压 (V_WI) 时，内部写操作被禁止
上电时序图